台积电3nm工艺方案每平方毫米集成2.5亿晶体管2022年大规模量产

4月20日音讯，据国外新闻媒体报导，在芯片工艺方面走在职业前列的代工商台积电，已顺畅大规模量产5nm工艺，良品率也比较可观。

在5nm工艺量产之后，台积电工艺研制的要点就将是3nm和更先进的工艺。关于3nm工艺，外媒的报导显现，台积电是方案每平方毫米集成2.5亿个晶体管。

台积电在3nm工艺方面已研制多年，多年前就在开端准备量产事宜。台积电创始人张忠谋在2017年的10月份，也就是在他退休前8个月的一次采访中，曾谈到3nm工厂，其时他泄漏选用3nm工艺的芯片制作工厂方案在2022年建成，保存估量建成时可能会花费150亿美元，终究可能会到达200亿美元。

而在上一年10月份的报导中，外媒表明台积电出产3nm芯片的工厂渐渐的开端建造，工厂占地50到80公顷，估计花费195亿美元。

在4月16日的一季度财报分析师电话会议上，台积电副董事长兼CEO魏哲家也曾谈到3nm工艺，他表明3nm工艺的研制正在按方案推动，方案2021年危险试产，他们的方针是在2022年下半年大规模量产。

魏哲家在会上还泄漏，3nm是他们在5nm之后在芯片工艺上的一个完好的技能跨过，同第一代的5nm工艺（N5）比较，第一代的3nm工艺（N3）的晶体管密度将提高约70%，速度提高10%到15%，芯片的功能提高25%到30%，3nm工艺将进一步夯实他们未来在芯片工艺方面的领导地位。